ユニバーサルPLL UPL-240のご紹介

English

ユニバーサルPLL UPL-240(終息品)

UPL-240(終息品)

UPL-240(終息品)

価格

30,780

ダウンロード

マニュアルダウンロード

注文方法

お問い合わせ

UPL-240は高性能なPLL(PHASE LOCKED LOOP)シンセサイザーにより内部水晶発振器または外部から供給される基準信号に位相同期をかけ4.5MHz~240MHzまでの信号を出力させることができます。
外部基準信号の周波数範囲は10KHz-25MHzの広範囲の周波数で基準信号の分周比(R)と主分周器の値(N)を設定するだけでN/R倍の信号出力が得られます。
分周比の設定方法はこのUPL-240にBCD SWを直接接続し設定します。
調歩同期シリアルデータによる周波数の設定も可能ですのでパソコン等のRS-232Cポートを通して設定を行うこともできます。
設定された分周比はモジュール内部のEEPROMに記憶させることもできますので電源をOFFにし、再度電源を投入した時には記憶させた周波数が出力されます。

出力位相の可変機能があるので任意の位相遅延を生成させることもできます。
また基準信号分周比(R)を1に設定することによりビデオの水平同期信号に位相同期させたピクセルクロック信号の生成も行うことができます。

特長

・出力周波数は基準周波数Finの分周比Rと主分周器の分周比Nを設定するだけで

  Fout=Fin*N/Rの位相同期のかかった信号を得られる。
・外部基準信号の周波数範囲は10KHz-25MHzの広範囲な周波数でロックをかけることが

  できる。
・基準信号の比較エッジの選択が可能
・出力位相調整機能があり入力信号に対して任意の位相差をもつ出力信号を得ることができる。
・設定したパラメータは電源のON/OFFに関係なく永久に記憶可能
・位相比較禁止入力がありVCOを一時的にフリーランにさせることが可能
・シングル電源+5V動作
・小型モジュール構成

用途

・各種クロックソースとして
・クロック信号の位相調整器として
・簡易的な信号発生器として
・ビデオの水平同期信号から位相同期したピクセルクロックの再生に

電気的仕様

電源電圧/電流 +5V+/-5%,50mA
出力レベル OUT1:1.5Vp-p以上(50Ω終端では0.75Vp-p以上)
OUT2:TTLコンパチCMOSレベル
出力周波数範囲 OUT1:18MHz-240MHz
OUT2:4.5MHz-60MHz
位相比較周波数範囲 10KHz-200KHz
デジタル出力波形DUTY OUT1:50%+/-20%
OUT2:50%+/-5%
ジッター 位相比較周波数 10KHz:+/-+10n以下(OUT2)
位相比較周波数 100KHz:+/-2nS以下(OUT2)
外部クロック周波数範囲 10KHz-25MHz
周波数精度 内部クロック:+/-50ppm,0-50C
外部クロック:外部クロックの精度に依存
スプリアス -40dB以上(但し高調波成分は除く)
基準分周比の範囲 -1023
出力分周比の範囲 65-2047
出力位相の設定 0°/90°/180°/270°(OUT2のみ)
位相尾調整の設定 最大10-15ns 最小分解能は左記の値の1/14
周波数記憶保証回数 1万回以上
周波数制御

パラレル入力 信号線9本
BCD SW直接接続可

シリアル入力 信号線2本 信号レベル TTL
9600BPS、8ビット、パリティ無し
1ストップビット
ASCII 7桁数字データ+改行コード

周波数切替時間 300mS
(分周比または外部クロック信号の周波数を大きく変化させて安定のロックがかかるまでの時間)
外形寸法 50x35x12mm